为激发本科生的科研创新潜力，培养未来芯片设计领域的领军人才，HiC Lab特设立“未来之星”本科生创新项目。经学生自由组队、提交申请及专家评审，本次立项共支持三个项目团队，每个项目将获得实验室提供的经费支持与专家指导。

现将第一届立项结果公示如下：

一、立项项目清单

组1：SerDes系统建模及FPGA验证项目组

项目成员：胡晓宇、沈远宜、黄文博、肖传钰

立项题目：SerDes建模及FPGA验证

实验室支持：提供FPGA开发平台。

项目资助金额： 4.8万元

项目指标：

1.行为级模型：完成SerDes关键子系统（如发送端、接收端、时钟数据恢复电路CDR）的MATLAB/Verilog行为级模型。

2.系统性能评估：通过模型仿真，量化评估系统的误码率（BER）与抖动（Jitter）性能。

FPGA功能验证：在实验室提供的FPGA平台上实现核心算法或关键数据路径，完成功能验证。

组2：超高速ADC研究与设计项目组

项目成员：江锦伟、黄晨宇、林卓成

立项题目：超高速低功耗低误码ADC的研究与设计

项目资助金额： 3.6万元

项目指标：

1.架构设计与仿真：确定超高速ADC（如Flash或Time-Interleaved架构）的实现方案，完成晶体管级前仿真。

2.核心性能指标：设计达到以下目标：

有效位数（ENOB） > 5位

3.设计报告与版图：提交完整的电路设计报告和版图设计。

组3：高速链路CTLE设计项目组

项目成员：张诗洋、郑晓力、巫淇杰

立项题目：高速大插损链路的CTLE设计

项目资助金额： 3.6万元

项目指标：

1.CTLE电路设计与仿真：设计一款适用于高速大插损信道的连续时间线性均衡器（CTLE）。

2.均衡效果评估：通过仿真验证CTLE的均衡能力，核心指标是提升信号完整性。

祝贺以上同学！请以上各项目组负责人尽快与指导老师联系，细化研究计划，并按规定使用项目经费。实验室将定期组织进度检查，确保项目高质量完成。

对本公示如有异议，请于三日内向HiC Lab（谢老师xiehuiqin@xidian.edu.cn）反馈。

公示期： 2025年9月25日至2025年9月28日

HiC Lab实验室

2025年9月25日